SPC5746CSK1AMKU6 NXP
Наличен
SPC5746CSK1AMKU6 NXP
• 1 × 160 MHz Power Architecture® e200z4 Двоен проблем, 32-битов процесор – Операции с плаваща запетая с единична прецизност – 8 KB кеш с инструкции и 4 KB кеш за данни – Кодиране с променлива дължина (VLE) за значителни подобрения на плътността на кода • 1 x 80 MHz Power Architecture® e200z2 Single issue, 32-битов процесор – Използване на кодиране с променлива дължина (VLE) за значително намаляване на размера на кода • ECC от край до край – Всички главни шини, например ядра, генерират единична корекция на грешка, код за откриване на двойна грешка (SECDED) за всяка транзакция на шината – SECDED покрива 64-битови данни и 29-битов адрес • Интерфейси на паметта – 3 MB вградена флаш памет, поддържана с контролера на флаш паметта – 3 x буфера за страници на флаш памет (3-портов контролер на флаш памет) – 384 KB SRAM на чипа през три RAM порта • Тактови интерфейси – 8-40 MHz външен кристал (FXOSC) – 16 MHz IRC (FIRC) – 128 KHz IRC (SIRC) – 32 KHz външен кристал (SXOSC) – Часовников монитор (CMU) – Честотно модулиран фазово заключен контур (FMPLL) – Брояч на реално време (RTC) • Блок за защита на системната памет (SMPU) с до 32 регионални дескриптора и 16-байтова регионална грануларност • 16 семафора за управление на достъпа до споделени ресурси • Контролер на прекъсвания (INTC), способен да маршрутизира прекъсвания към всеки процесор • Архитектура на кръстосан превключвател за едновременен достъп до периферни устройства, флаш памет и RAM от множество главни шини
• 1 × 160 MHz Power Architecture® e200z4 Двоен проблем, 32-битов процесор – Операции с плаваща запетая с единична прецизност – 8 KB кеш с инструкции и 4 KB кеш за данни – Кодиране с променлива дължина (VLE) за значителни подобрения на плътността на кода • 1 x 80 MHz Power Architecture® e200z2 Single issue, 32-битов процесор – Използване на кодиране с променлива дължина (VLE) за значително намаляване на размера на кода • ECC от край до край – Всички главни шини, например ядра, генерират единична корекция на грешка, код за откриване на двойна грешка (SECDED) за всяка транзакция на шината – SECDED покрива 64-битови данни и 29-битов адрес • Интерфейси на паметта – 3 MB вградена флаш памет, поддържана с контролера на флаш паметта – 3 x буфера за страници на флаш памет (3-портов контролер на флаш памет) – 384 KB SRAM на чипа през три RAM порта • Тактови интерфейси – 8-40 MHz външен кристал (FXOSC) – 16 MHz IRC (FIRC) – 128 KHz IRC (SIRC) – 32 KHz външен кристал (SXOSC) – Часовников монитор (CMU) – Честотно модулиран фазово заключен контур (FMPLL) – Брояч на реално време (RTC) • Блок за защита на системната памет (SMPU) с до 32 регионални дескриптора и 16-байтова регионална грануларност • 16 семафора за управление на достъпа до споделени ресурси • Контролер на прекъсвания (INTC), способен да маршрутизира прекъсвания към всеки процесор • Архитектура на кръстосан превключвател за едновременен достъп до периферни устройства, флаш памет и RAM от множество главни шини
Моля, уверете се, че информацията ви за контакт е вярна. Твой съобщение ще да бъдат изпратени директно на получателя(ите) и няма да бъдат изпратени да бъдат публично изложени. Ние никога няма да разпространяваме или продаваме вашите личен информация за трети страни без вашето изрично разрешение.
