SPC5634MF2MLQ80 NXP
Наличен
SPC5634MF2MLQ80 NXP
• Работни параметри — Напълно статична работа, 0 MHz – 80 MHz (плюс 2% честотна модулация – 82 MHz) — –40 C до 150 C Работен диапазон на температурата на прехода — Дизайн с ниска мощност – Разсейване на мощността под 400 mW (номинално) – Проектиран за динамично управление на захранването на ядрото и периферните устройства – Софтуерно контролирано тактова честота на периферни устройства – Режим на спиране на ниска мощност, при спиране на всички тактове — Произведен по 90 nm процес — 1.2 V вътрешна логика — Единично захранване с 5.0 V 5% ( 4,5 V до 5,25 V) с вътрешен регулатор за осигуряване на 3,3 V и 1,2 V за сърцевината — Входни и изходни щифтове с 5,0 V 5% (4,5 V до 5,25 V) обхват – 35%/65% нива на превключване на VDDE CMOS (с хистерезис) – Избираем хистерезис – Избираем контрол на скоростта на навършване — Контактите на Nexus, захранвани от 3,3 V захранване — Проектиран с техники за намаляване на електромагнитните поеми – Фазово заключен контур – Честотна модулация на тактовата честота на системата – Капацитет на байпаса на чипа – Избираема скорост на навършване и Сила на задвижването • Високопроизводителен процесор e200z335 ядро — 32-битов модел на програмиста на Power Architecture Book E — Подобрения в кодирането с променлива дължина — Позволява наборът от инструкции на Power Architecture да бъде опционално кодиран в смесени 16 и 32-битови инструкции — Води до по-малък размер на кода — Единичен проблем, 32-битов процесор, съвместим с технологията Power Architecture — Изпълнение и оттегляне по ред — Прецизна обработка на изключения — Процесор на разклонение — Специален модул за изчисляване на адреси на клон — Клон ускорение с помощта на Branch Lookahead Instruction Buffer — Единица за зареждане/съхранение — Забавяне на натоварването за един цикъл — Напълно конвейерно – Поддръжка на Big и Little Endian — Поддръжка на неправилно подравнен достъп — Нулево натоварване за използване на балончета на тръбопровода — Тридесет и два 64-битови регистъра с общо предназначение (GPR) — Единица за управление на паметта (MMU) с 16-записен напълно асоциативен буфер за преглед на транслацията (TLB) — Отделна шина на инструкции и шина за зареждане/съхранение — Поддръжка на векторно прекъсване — Латентност на прекъсване < 120 ns @ 80 MHz (measured from interrupt request to execution of first instruction of interrupt exception handler)
• Работни параметри — Напълно статична работа, 0 MHz – 80 MHz (плюс 2% честотна модулация – 82 MHz) — –40 C до 150 C Работен диапазон на температурата на прехода — Дизайн с ниска мощност – Разсейване на мощността под 400 mW (номинално) – Проектиран за динамично управление на захранването на ядрото и периферните устройства – Софтуерно контролирано тактова честота на периферни устройства – Режим на спиране на ниска мощност, при спиране на всички тактове — Произведен по 90 nm процес — 1.2 V вътрешна логика — Единично захранване с 5.0 V 5% ( 4,5 V до 5,25 V) с вътрешен регулатор за осигуряване на 3,3 V и 1,2 V за сърцевината — Входни и изходни щифтове с 5,0 V 5% (4,5 V до 5,25 V) обхват – 35%/65% нива на превключване на VDDE CMOS (с хистерезис) – Избираем хистерезис – Избираем контрол на скоростта на навършване — Контактите на Nexus, захранвани от 3,3 V захранване — Проектиран с техники за намаляване на електромагнитните поеми – Фазово заключен контур – Честотна модулация на тактовата честота на системата – Капацитет на байпаса на чипа – Избираема скорост на навършване и Сила на задвижването • Високопроизводителен процесор e200z335 ядро — 32-битов модел на програмиста на Power Architecture Book E — Подобрения в кодирането с променлива дължина — Позволява наборът от инструкции на Power Architecture да бъде опционално кодиран в смесени 16 и 32-битови инструкции — Води до по-малък размер на кода — Единичен проблем, 32-битов процесор, съвместим с технологията Power Architecture — Изпълнение и оттегляне по ред — Прецизна обработка на изключения — Процесор на разклонение — Специален модул за изчисляване на адреси на клон — Клон ускорение с помощта на Branch Lookahead Instruction Buffer — Единица за зареждане/съхранение — Забавяне на натоварването за един цикъл — Напълно конвейерно – Поддръжка на Big и Little Endian — Поддръжка на неправилно подравнен достъп — Нулево натоварване за използване на балончета на тръбопровода — Тридесет и два 64-битови регистъра с общо предназначение (GPR) — Единица за управление на паметта (MMU) с 16-записен напълно асоциативен буфер за преглед на транслацията (TLB) — Отделна шина на инструкции и шина за зареждане/съхранение — Поддръжка на векторно прекъсване — Латентност на прекъсване < 120 ns @ 80 MHz (measured from interrupt request to execution of first instruction of interrupt exception handler)
Моля, уверете се, че информацията ви за контакт е вярна. Твой съобщение ще да бъдат изпратени директно на получателя(ите) и няма да бъдат изпратени да бъдат публично изложени. Ние никога няма да разпространяваме или продаваме вашите личен информация за трети страни без вашето изрично разрешение.
