SPC5606BF1MLQ6 NXP
Наличен
SPC5606BF1MLQ6 NXP
• Единичен проблем, 32-битов процесорен ядро (e200z0h)
— Съвместим с вградената категория технология Power Architecture®
— Подобрен набор от инструкции, позволяващ кодиране с променлива дължина (VLE) за намаляване на размера на кода. С опционалното кодиране на смесени 16-битови и 32-битови инструкции е възможно да се постигне значително намаляване на размера на кода.
• До 1,5 MB вградена кодова флаш памет, поддържана от контролера за флаш памет
• 64 (4 × 16) KB вградена флаш памет за данни с ECC
• До 96 KB SRAM на чип
• Блок за защита на паметта (MPU) с 8 регионални дескриптора и 32-байтова детайлност на региона за определени членове на семейството (вижте Таблица 1 за подробности.)
• Контролер за прекъсване (INTC), способен да обработва 204 източника на прекъсване с избираем приоритет
• Честотно модулиран фазово заключен контур (FMPLL)
• Архитектура на кръстосани превключватели за едновременен достъп до периферни устройства, Flash или RAM от множество главни шини
• 16-канален eDMA контролер с множество източници на заявки за трансфер с помощта на DMA мултиплексор
• Модулът за подпомагане на зареждането (BAM) поддържа вътрешно Flash програмиране чрез серийна връзка (CAN или SCI)
• Таймерът поддържа I/O канали, осигуряващи набор от 16-битови функции за улавяне, сравняване на изхода и широчинно-импулсна модулация (eMIOS)
• 2 аналогово-цифрови преобразувателя (ADC): един 10-битов и един 12-битов
• Cross Trigger Unit за активиране на синхронизиране на ADC преобразувания със събитие с таймер от eMIOS или PIT
• До 6 модула за сериен периферен интерфейс (DSPI)
• До 10 модула за сериен комуникационен интерфейс (LINFlex)
• До 6 подобрени пълни CAN (FlexCAN) модула с конфигурируеми буфери
• 1 интерфейсен модул с междуинтегрална схема (I2 C)
• До 149 конфигурируеми щифта с общо предназначение, поддържащи входни и изходни операции (в зависимост от пакета)
• Брояч в реално време (RTC)
— Източник на тактова честота от вътрешен 128 kHz или 16 MHz осцилатор, поддържащ автономно събуждане с разделителна способност 1 ms с максимално време за изчакване от 2 секунди
— Опционална поддръжка за RTC с тактов източник от външен 32 kHz кристален осцилатор, поддържащ събуждане с резолюция 1 сек и максимално време за изчакване от 1 час
• До 8 таймера за периодично прекъсване (PIT) с 32-битова разделителна способност на брояча
• Интерфейс за разработка на Nexus (NDI) за IEEE-ISTO 5001-2003 Class Two Plus
• Тестването на границите на сканирането на устройството/платката се поддържа от Joint Test Action Group (JTAG) на IEEE (IEEE 1149.1)
• Вграден регулатор на напрежението (VREG) за регулиране на входното захранване за всички вътрешни нива
• Единичен проблем, 32-битов процесорен ядро (e200z0h)
— Съвместим с вградената категория технология Power Architecture®
— Подобрен набор от инструкции, позволяващ кодиране с променлива дължина (VLE) за намаляване на размера на кода. С опционалното кодиране на смесени 16-битови и 32-битови инструкции е възможно да се постигне значително намаляване на размера на кода.
• До 1,5 MB вградена кодова флаш памет, поддържана от контролера за флаш памет
• 64 (4 × 16) KB вградена флаш памет за данни с ECC
• До 96 KB SRAM на чип
• Блок за защита на паметта (MPU) с 8 регионални дескриптора и 32-байтова детайлност на региона за определени членове на семейството (вижте Таблица 1 за подробности.)
• Контролер за прекъсване (INTC), способен да обработва 204 източника на прекъсване с избираем приоритет
• Честотно модулиран фазово заключен контур (FMPLL)
• Архитектура на кръстосани превключватели за едновременен достъп до периферни устройства, Flash или RAM от множество главни шини
• 16-канален eDMA контролер с множество източници на заявки за трансфер с помощта на DMA мултиплексор
• Модулът за подпомагане на зареждането (BAM) поддържа вътрешно Flash програмиране чрез серийна връзка (CAN или SCI)
• Таймерът поддържа I/O канали, осигуряващи набор от 16-битови функции за улавяне, сравняване на изхода и широчинно-импулсна модулация (eMIOS)
• 2 аналогово-цифрови преобразувателя (ADC): един 10-битов и един 12-битов
• Cross Trigger Unit за активиране на синхронизиране на ADC преобразувания със събитие с таймер от eMIOS или PIT
• До 6 модула за сериен периферен интерфейс (DSPI)
• До 10 модула за сериен комуникационен интерфейс (LINFlex)
• До 6 подобрени пълни CAN (FlexCAN) модула с конфигурируеми буфери
• 1 интерфейсен модул с междуинтегрална схема (I2 C)
• До 149 конфигурируеми щифта с общо предназначение, поддържащи входни и изходни операции (в зависимост от пакета)
• Брояч в реално време (RTC)
— Източник на тактова честота от вътрешен 128 kHz или 16 MHz осцилатор, поддържащ автономно събуждане с разделителна способност 1 ms с максимално време за изчакване от 2 секунди
— Опционална поддръжка за RTC с тактов източник от външен 32 kHz кристален осцилатор, поддържащ събуждане с резолюция 1 сек и максимално време за изчакване от 1 час
• До 8 таймера за периодично прекъсване (PIT) с 32-битова разделителна способност на брояча
• Интерфейс за разработка на Nexus (NDI) за IEEE-ISTO 5001-2003 Class Two Plus
• Тестването на границите на сканирането на устройството/платката се поддържа от Joint Test Action Group (JTAG) на IEEE (IEEE 1149.1)
• Вграден регулатор на напрежението (VREG) за регулиране на входното захранване за всички вътрешни нива
Моля, уверете се, че информацията ви за контакт е вярна. Твой съобщение ще да бъдат изпратени директно на получателя(ите) и няма да бъдат изпратени да бъдат публично изложени. Ние никога няма да разпространяваме или продаваме вашите личен информация за трети страни без вашето изрично разрешение.
