SAK-XC2365B-40F80LR AB INFINEON

• Високопроизводителен процесор с петстепенен тръбопровод и MPU 、
– 12.5 ns цикъл на инструкции @ 80 MHz тактова честота на процесора (еднотактово изпълнение)
– Еднотактово 32-битово събиране и изваждане с 40-битов резултат
– Еднотактово умножение (16 × 16 бита)
– Разделяне на фона (32 / 16 бита) в 21 цикъла
– Инструкции за едноциклово умножаване и натрупване (MAC)
– Подобрени съоръжения за манипулиране на булеви битове
– Изпълнение на скок с нулев цикъл
– Допълнителни инструкции за поддръжка на HLL и операционни системи
– Базиран на регистър дизайн с множество банки с променливи регистри
– Поддръжка за бързо превключване на контекста с две допълнителни банки от местния регистър
– 16 Mbytes общо линейно адресно пространство за код и данни
– 1,024 байта област на регистъра на специалните функции на чипа (съвместима със семейство C166)
– Вграден блок за защита на паметта (MPU)
• Система за прекъсване с 16 нива на приоритет, осигуряващи 96 прекъсващи възела
– Избираеми външни входове за генериране на прекъсвания и събуждане
– Най-бързата честота на дискретизация 12.5 ns
• Осемканален еднотактов трансфер на данни с прекъсване с контролер за периферни събития (PEC), 24-битови указатели покриват цялото адресно пространство
• Генериране на тактова честота от вътрешни или външни източници на тактова честота, като се използва вграден PLL или предварителен скалер
• Хардуерна CRC-проверка с програмируем полином за наблюдение на зоните на паметта на чипа
• Вградени модули памет
– 8 Kbytes вградена в чипа резервна RAM памет (SBRAM)
– 2 Kbytes вградена двупортова RAM памет (DPRAM)
– До 16 Kbytes вградени в чипа данни SRAM (DSRAM)
– До 16 Kbytes вградена програма/данни SRAM (PSRAM)
– До 320 Kbytes вградена програмна памет (флаш памет)
– Защита на съдържанието на паметта чрез код за корекция на грешки (ECC)
• Вградени периферни модули
– Два синхронизируеми A/D преобразувателя с до 16 канала, 10-битова разделителна способност, време за преобразуване под 1 μs, опционална предварителна обработка на данни (намаляване на данните, проверка на обхвата), откриване на счупен проводник
– 16-канален блок за заснемане/сравнение с общо предназначение (CC2)
– Два устройства за улавяне/сравнение за гъвкаво генериране на PWM сигнал (CCU6x)
– Многофункционален таймер с общо предназначение с 5 таймера
– До 6 канала за сериен интерфейс, които да се използват като UART, LIN, високоскоростен синхронен канал (SPI/QSPI), IIC интерфейс на шина (10-битово адресиране, 400 kbit/s), IIS интерфейс
– Вграден MultiCAN интерфейс (активен Rev. 2.0B) с 64 обекта за съобщения (Full CAN/Basic CAN) на до 3 CAN възела и функционалност на шлюза
– Системен таймер на чипа и часовник в реално време на чипа
• До 12 Mbytes външно адресно пространство за код и данни
– Програмируеми характеристики на външната шина за различни адресни диапазони
– Мултиплексирани или демултиплексирани външни адресни/информационни шини
– Избираема ширина на адресната шина
– 16-битова или 8-битова ширина на шината за данни
– Четири програмируеми сигнала за избор на чип
• Единично захранване от 3.0 V до 5.5 V
• Режими на намаляване на мощността и събуждане
• Програмируем таймер за наблюдение и наблюдател на осцилатора
• До 76 I/O линии с общо предназначение
• Зареждащи устройства на чип
• Поддържа се от пълен набор от инструменти за разработка, включително C компилатори, макроасемблерни пакети, емулатори, оценъчни платки, HLL дебъгери, симулатори, логически анализатори, програмни платки
• Поддръжка за отстраняване на грешки в чипа чрез порт за достъп до устройство (DAP) или JTAG интерфейс
• 100-пинов зелен LQFP пакет, стъпка 0,5 мм (19,7 милиона)