SAK-TC264D-40F200W BC Infineon
Наличен
SAK-TC264D-40F200W BC Infineon
Продуктовото семейство TC26x има следните характеристики: • Високопроизводителен микроконтролер с две процесорни ядра • Един 32-битов супер-скаларен триядрен процесор (TC1.6P), имащ следните характеристики: – Превъзходна производителност в реално време – Силна работа с битове – Напълно интегрирани DSP възможности – Многократно натрупване на единица, способна да поддържа 2 MAC операции на цикъл – до 200 MHz работа при пълен температурен диапазон – до 120 Kbyte Data Scratch-Pad RAM (DSPR) – до 32 Kbyte Инструкция Scratch-Pad RAM (PSPR) – 16 Kbyte Instruction Cache (ICACHE) – 8 Kbyte Data Cache (DCACHE) • Енергийно ефективен скаларен триядрен процесор (TC1.6E), имащ следните характеристики: – Съвместимост с двоичен код с TC1.6P – работа до 200 MHz при пълен температурен диапазон – до 72 Kbyte Data Scratch-Pad RAM (DSPR) – до 16 Kbyte Scratch-Pad RAM (PSPR) – 8 Kbyte Instruction Cache (ICACHE) – 0.125Kbyte буфер за четене на данни (DRB) • Заключване на стъпаловидно ядро за TC1.6P • Множество вградени памети на чипа – Всички вградени NVM и SRAM са защитени с ECC – до 2,5 Mbyte Program Flash Memory (PFLASH) – до 96 Kbyte Data Flash Memory (DFLASH), използвана за EEPROM емулация – 0 Kbyte памет (LMU) – BootROM (BROM) • 48-канален DMA контролер с безопасен трансфер на данни • Усъвършенствана система за прекъсване (ECC защитена) • Високопроизводителна структура на чип шина – 64-битова Cross Bar Interconnect (SRI), осигуряваща бърз паралелен достъп между busmasters, Процесори и памети – 32-битова системна периферна шина (SPB) за периферни и функционални устройства в чипа – Един шинен мост (SFI Bridge) • Блок за управление на безопасността (SMU), обработващ аларми за монитор за безопасност • Модул за тестване на паметта с функции ECC, инициализация на паметта и MBIST (MTU) • Хардуерен I/O монитор (IOM) за проверка на цифрови входове/изходи • Универсални периферни устройства на чипа – четири асинхронни/синхронни серийни канала (ASCLIN) с хардуерна поддръжка на LIN (V1.3, V2.0, V2.1 и J2602) до 50 MBaud – Четири опашки SPI интерфейсни канала (QSPI) с главна и подчинена възможност до 50 Mbit/s – Високоскоростна серийна връзка (HSSL) за серийна междупроцесорна комуникация до 320 Mbit/s
– Два серийни интерфейса Micro Second Bus (MSC) за разширяване на серийния порт към външни захранващи устройства – Един MultiCAN+ модул с 5 CAN възела и 256 безплатни обекта за съобщения за високоефективна обработка на данни чрез FIFO буфериране и пренос на данни от шлюза – 6 канала за предаване на един ръб (SENT) за връзка към сензори – Един модул FlexRayTM с 2 канала (E-Ray), поддържащ V2.1 – Един общ таймер модул (GTM), осигуряващ мощен набор от цифрово филтриране на сигнала и таймер функционалност за реализиране на автономно и сложно управление на входа/изхода – Един модул за заснемане / сравнение 6 (Две ядра CCU60 и CCU61) – Един 12 таймер с общо предназначение (GPT120) – Триканален интерфейс на периферния сензор, съответстващ на V1.3 (PSI5) – Интерфейс на периферния сензор със сериен PHY (PSI5-S) – Интерфейс за шина между интегрални схеми (I2C), съответстващ на V2.1 – IEEE802.3 Ethernet MAC с RMII и MII интерфейси (ETH) • 8-битов контролер в режим на готовност (TC2x_SCR) – Два 8-битови таймера – Един 16-битов таймер – Timer 2 Capture Compare Unit – Часовник в реално време – Универсален асинхронен приемник/предавател – Високоскоростен синхронен сериен интерфейс – CAN филтър за събуждане • Универсален ADC с последователно приближение (VADC) – Клъстер от 4 независими ADC ядра – Диапазон на входното напрежение от 0 V до 5.5V (ADC захранване) • Delta-Sigma ADC (DSADC) – Три/четири канала • Цифрови програмируеми I/O портове • Поддръжка на отстраняване на грешки в чипа за OCDS ниво 1 (процесори, DMA, на чип шини) • Наличен чип за специализирано устройство за емулация (ED) – многоядрено отстраняване на грешки, проследяване в реално време и калибриране – Aurora Gigabit Trace Port (AGBT) на някои варианти (вижте по-долу) – четири/пет проводен JTAG (IEEE 1149.1) или DAP (порт за достъп до устройството) интерфейс • Система за управление на захранването и вградени регулатори • Блок за генериране на тактова честота със System PLL и Flexray PLL • Вграден регулатор на напрежението
Продуктовото семейство TC26x има следните характеристики: • Високопроизводителен микроконтролер с две процесорни ядра • Един 32-битов супер-скаларен триядрен процесор (TC1.6P), имащ следните характеристики: – Превъзходна производителност в реално време – Силна работа с битове – Напълно интегрирани DSP възможности – Многократно натрупване на единица, способна да поддържа 2 MAC операции на цикъл – до 200 MHz работа при пълен температурен диапазон – до 120 Kbyte Data Scratch-Pad RAM (DSPR) – до 32 Kbyte Инструкция Scratch-Pad RAM (PSPR) – 16 Kbyte Instruction Cache (ICACHE) – 8 Kbyte Data Cache (DCACHE) • Енергийно ефективен скаларен триядрен процесор (TC1.6E), имащ следните характеристики: – Съвместимост с двоичен код с TC1.6P – работа до 200 MHz при пълен температурен диапазон – до 72 Kbyte Data Scratch-Pad RAM (DSPR) – до 16 Kbyte Scratch-Pad RAM (PSPR) – 8 Kbyte Instruction Cache (ICACHE) – 0.125Kbyte буфер за четене на данни (DRB) • Заключване на стъпаловидно ядро за TC1.6P • Множество вградени памети на чипа – Всички вградени NVM и SRAM са защитени с ECC – до 2,5 Mbyte Program Flash Memory (PFLASH) – до 96 Kbyte Data Flash Memory (DFLASH), използвана за EEPROM емулация – 0 Kbyte памет (LMU) – BootROM (BROM) • 48-канален DMA контролер с безопасен трансфер на данни • Усъвършенствана система за прекъсване (ECC защитена) • Високопроизводителна структура на чип шина – 64-битова Cross Bar Interconnect (SRI), осигуряваща бърз паралелен достъп между busmasters, Процесори и памети – 32-битова системна периферна шина (SPB) за периферни и функционални устройства в чипа – Един шинен мост (SFI Bridge) • Блок за управление на безопасността (SMU), обработващ аларми за монитор за безопасност • Модул за тестване на паметта с функции ECC, инициализация на паметта и MBIST (MTU) • Хардуерен I/O монитор (IOM) за проверка на цифрови входове/изходи • Универсални периферни устройства на чипа – четири асинхронни/синхронни серийни канала (ASCLIN) с хардуерна поддръжка на LIN (V1.3, V2.0, V2.1 и J2602) до 50 MBaud – Четири опашки SPI интерфейсни канала (QSPI) с главна и подчинена възможност до 50 Mbit/s – Високоскоростна серийна връзка (HSSL) за серийна междупроцесорна комуникация до 320 Mbit/s
– Два серийни интерфейса Micro Second Bus (MSC) за разширяване на серийния порт към външни захранващи устройства – Един MultiCAN+ модул с 5 CAN възела и 256 безплатни обекта за съобщения за високоефективна обработка на данни чрез FIFO буфериране и пренос на данни от шлюза – 6 канала за предаване на един ръб (SENT) за връзка към сензори – Един модул FlexRayTM с 2 канала (E-Ray), поддържащ V2.1 – Един общ таймер модул (GTM), осигуряващ мощен набор от цифрово филтриране на сигнала и таймер функционалност за реализиране на автономно и сложно управление на входа/изхода – Един модул за заснемане / сравнение 6 (Две ядра CCU60 и CCU61) – Един 12 таймер с общо предназначение (GPT120) – Триканален интерфейс на периферния сензор, съответстващ на V1.3 (PSI5) – Интерфейс на периферния сензор със сериен PHY (PSI5-S) – Интерфейс за шина между интегрални схеми (I2C), съответстващ на V2.1 – IEEE802.3 Ethernet MAC с RMII и MII интерфейси (ETH) • 8-битов контролер в режим на готовност (TC2x_SCR) – Два 8-битови таймера – Един 16-битов таймер – Timer 2 Capture Compare Unit – Часовник в реално време – Универсален асинхронен приемник/предавател – Високоскоростен синхронен сериен интерфейс – CAN филтър за събуждане • Универсален ADC с последователно приближение (VADC) – Клъстер от 4 независими ADC ядра – Диапазон на входното напрежение от 0 V до 5.5V (ADC захранване) • Delta-Sigma ADC (DSADC) – Три/четири канала • Цифрови програмируеми I/O портове • Поддръжка на отстраняване на грешки в чипа за OCDS ниво 1 (процесори, DMA, на чип шини) • Наличен чип за специализирано устройство за емулация (ED) – многоядрено отстраняване на грешки, проследяване в реално време и калибриране – Aurora Gigabit Trace Port (AGBT) на някои варианти (вижте по-долу) – четири/пет проводен JTAG (IEEE 1149.1) или DAP (порт за достъп до устройството) интерфейс • Система за управление на захранването и вградени регулатори • Блок за генериране на тактова честота със System PLL и Flexray PLL • Вграден регулатор на напрежението
Моля, уверете се, че информацията ви за контакт е вярна. Твой съобщение ще да бъдат изпратени директно на получателя(ите) и няма да бъдат изпратени да бъдат публично изложени. Ние никога няма да разпространяваме или продаваме вашите личен информация за трети страни без вашето изрично разрешение.
