S912XET256W1MAG NXP

• 16-битов CPU12X — Съвместим нагоре с набор от инструкции MC9S12 с изключение на пет размити инструкции (MEM, WAV, WAVR, REV, REVW), които са премахнати — Подобрено индексирано адресиране — Достъп до големи сегменти от данни, независими от PPAGE • INT (модул за прекъсване) — Осем нива на вложени прекъсвания — Гъвкаво присвояване на източници на прекъсвания към всяко ниво на прекъсване. — Външно немаскируемо прекъсване с висок приоритет (XIRQ) — Вътрешно немаскируемо прекъсване на модула за защита на паметта с висок приоритет — До 24 пина на портове J, H и P, конфигурируеми като възходящи или низходящи прекъсвания, чувствителни към ръба • EBI (външен интерфейс на шината) (предлага се само в 208-пинови и 144-пинови пакети) — До четири изхода за избор на чип за избор на 16K, 1M, 2M и до 4MByte адресни пространства — Всеки изход за избор на чип може да бъде конфигуриран да завърши транзакция на всеки от изчакване на един от двата генератора на състояние на изчакване или депотвърдяване на EWAIT сигнала • MMC (контрол на картографирането на модули) • DBG (модул за отстраняване на грешки) — Мониторинг на CPU и/или XGATE шини с заявки за точка на прекъсване от тип етикет или сила — 64 x 64-битов кръгов буфер за проследяване улавя информация за промяна на потока или достъп до паметта • BDM (фонов режим за отстраняване на грешки) • MPU (модул за защита на паметта) — 8 адресни области, дефинирани за активна програмна задача — Детайлност на диапазона на адресите до 8 байта — Без запис / Не изпълнение на атрибути за защита — Немаскируемо прекъсване при нарушение на достъпа • XGATE — Програмируем, високопроизводителен I/O копроцесорен модул — Прехвърля данни към или от всички периферни устройства и RAM без намеса на процесора или състояния на изчакване на процесора — Извършва логически, измествания, аритметични и битови операции върху данни — Може да прекъсне завършването на трансфера на сигнализацията на процесора HCS12X — Възможни задействания от всеки хардуерен модул, както и от процесора — Две нива на прекъсване за обслужване на задачи с висок приоритет — Хардуер Поддръжка за инициализиране на указателя на стека • OSC_LCP (осцилатор) — Управление на контура с ниска мощност Осцилатор на Pierce, използващ кристал от 4MHz до 16MHz — Добра устойчивост на шум — Опция за пълно завъртане на Pierce, използваща кристал от 2MHz до 40MHz — Размер на транспроводимостта за оптимален начален марж за типични кристали • IPLL (Вътрешно филтриран, честотно модулиран генериране на тактова честота)
— Не са необходими външни компоненти — Конфигурируема опция за разширяване на спектъра за намалено EMC излъчване (честотна модулация) • CRG (генериране на тактова честота и нулиране) — COP watchdog — Прекъсване в реално време — Монитор на часовника — Бързо събуждане от STOP в режим на самонаблюдение • Опции за памет — 128K, 256k, 384K, 512K, 768K и 1M байт Flash — 2K, 4K байт емулиран EEPROM — 12K, 16K, 24K, 32K, 48K и 64K байтова RAM памет • Общи характеристики на Flash — 64 бита данни плюс 8 бита за синдром ECC (код за корекция на грешки) позволяват еднобитова корекция на повреда и откриване на двойна грешка — Размер на сектора за изтриване 1024 байта — Автоматизирано програмиране и алгоритъм за изтриване • D-Flash функции — До 32 Kbytes D-Flash памет с 256 байта сектори за потребителски достъп. — Специални команди за управление на достъпа до D-Flash паметта през EEE работа. — Корекция на еднобитови грешки и откриване на двубитови грешки в рамките на една дума по време на операции по четене. — Автоматизиран алгоритъм за програмиране и изтриване с проверка и генериране на ECC битове за четност. — Бързо изтриване на сектори и работа с програмата на Word. — Възможност за програмиране на до четири думи в последователност • Емулирани функции на EEPROM — Автоматична обработка на EEE файлове с помощта на вътрешен контролер на паметта. — Автоматично прехвърляне на валидни EEE данни от D-Flash памет към буфериране на RAM при нулиране. — Възможност за наблюдение на броя на оставащите думи за буферна RAM памет, свързани с EEE, за програмиране в D-Flash паметта. — Възможност за деактивиране на работата на EEE и разрешаване на приоритетен достъп до D-Flash паметта. — Възможност за отмяна на всички чакащи EEE операции и разрешаване на приоритетен достъп до D-Flash паметта. • Два 16-канални, 12-битови аналогово-цифрови преобразуватели — 8/10/12 битова разделителна способност — 3μs, 10-битово време за единично преобразуване — Ляво/дясно, подписани/неподписани данни за резултатите — Възможност за задействане на външно и вътрешно преобразуване — Вътрешен осцилатор за преобразуване в режими на спиране — Събуждане от режими с ниска мощност на аналогово сравнение > или <= match • Five MSCAN (1 M bit per second, CAN 2.0 A, B software compatible modules) — Five receive and three transmit buffers
— Гъвкав идентификаторен филтър, програмируем като 2 x 32 бита, 4 x 16 бита или 8 x 8 бита — Четири отделни канала за прекъсване за Rx, Tx, грешка и събуждане — Функция за събуждане на нискочестотен филтър — Loop-back за самотестване • ECT (подобрен таймер за заснемане) — 8 x 16-битови канала за входно улавяне или сравнение на изхода — 16-битов свободно работещ брояч с 8-битов прецизен предскалатор — 16-битов модулен брояч с 8-битов прецизен предварителен скалер — Четири 8-битови или два 16-битови импулсни акумулатори • TIM (стандартен таймер модул) — 8 x 16-битови канала за входно заснемане или сравнение на изхода — 16-битов свободно работещ брояч с 8-битов прецизен прескалатор — 1 x 16-битов импулсен акумулатор • PIT (таймер за периодично прекъсване) — До осем таймера с независими периоди на изчакване — Периоди на изчакване, избираеми между 1 и 224 тактова такта на шината — Прекъсване на времето за изчакване и периферни тригери • 8 PWM (широчинно-импулсен модулатор) канала — 8 канала x 8 x 8 бита или 4 канала x 16-битов широчинно-импулсен модулатор — програмируем период и работен цикъл на канал — Централно или ляво подравнени изходи — Програмируема логика за избор на часовник с широк диапазон от честоти — Вход за бързо аварийно изключване • Три серийни периферни интерфейсни модула (SPI) — Конфигурируем за 8 или 16-битов размер на данните • Осем серийни комуникационни интерфейса (SCI) — Стандартен формат за маркировка/интервал без връщане към нула (NRZ) — Избираем формат IrDA 1.4 връщане към нула (RZI) с програмируеми ширини на импулсите • Два Модули на Inter-IC шина (IIC) — Работа с няколко глави — Софтуерно програмируем за една от 256 различни серийни тактови честоти — Поддръжка на режим на излъчване — Поддръжка на 10-битови адреси • Регулатор на напрежението на чипа — Два паралелни, линейни регулатора на напрежението с референтна честотна лента — Откриване на ниско напрежение (LVD) с прекъсване на ниско напрежение (LVI) — Верига за нулиране при включване (POR) — Работа в диапазона 3.3V и 5V — Нулиране на ниско напрежение (LVR)
• Таймер за събуждане с ниска мощност (API) — Предлага се във всички режими, включително режим на пълно спиране — Може да се подстригва до +-5% точност — Периодите на изчакване варират от 0.2ms до ~13s с резолюция 0.2ms • Вход/изход — До 152 входно/изходни (I/O) щифта с общо предназначение плюс 2 входни щифта — Хистерезис и конфигурируемо устройство за издърпване/изтегляне на всички входни щифтове — Конфигурируема сила на задвижването на всички изходни щифтове • Опции на пакета — 208-пинов MAPBGA — 144-пинов нископрофилен четворен плосък пакет (LQFP) — 112-пинов нископрофилен нископрофилен четворен плосък пакет (LQFP) — 80-пинов четворен плосък пакет (QFP) • 50MHz максимална честота на шината на процесора, 100MHz максимална честота на шината XGATE